| 品牌： | TI |
| 型号： | TSB81BA3IPFPEP |
| 批次： | 19+ |
| 数量： | 4688 |
| 制造商： | Texas Instruments |
| 产品种类： | 1394 接口集成电路 |
| RoHS： | 是 |
| 安装风格： | SMD/SMT |
| 封装 / 箱体： | HTQFP-80 |
| 系列： | TSB81BA3-EP |
| 工作电源电压： | 1.85 V to 2.05 V, 3 V to 3.6 V |
| 最小工作温度： | - 40 C |
| 最大工作温度： | + 85 C |
| 描述/功能： | ENHANCED PRODUCT IEEE1394B 3-PORT CABLE TRANSCEIVER/ARBITER |
| 湿度敏感性： | Yes |
| 零件号别名： | V62/04612-01XE |
| 单位重量： | 368.100 mg |
TSB81BA3提供在基于电缆的IEEE 1394网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口包含两个差分线路收发器。收发器包括根据需要监测线路条件的电路，用于确定连接状态、用于初始化和仲裁以及用于分组接收和传输。TSB81BA3被设计为与链路层控制器（LLC）接口，例如TSB82AA2、TSB12LV21、TSB12RV26、TSB11LV32、TSB42AA4、TSB42AB4、TSB13LV01B或TSB12LV01C。它还可以连接到诸如TSB43AB2的集成1394链路+PHY层的电缆端口到电缆端口。TSB81BA3由双电源供电，一个用于I/O的3.3V电源和一个核心电压电源。根据推荐操作条件下的要求，向PLLVDD-core和DVDD-core端子提供核心电压电源。PLLVDD-CORE端子必须与DVDD-CORE端子分离，PLLVDD-CORE端子用1µF及更小的去耦电容器去耦，DVDD-CORE端子用1μF及更小去耦电容分别去耦。DVDD-CORE和PLLVDD-CORE之间的分离可以通过单独的电源导轨或通过单个电源导轨来实现，其中DVDD-CORE和PLLVDD-CORE通过滤波器网络来分离，以保持来自PLLVDD-CORE电源的噪声。TSB81BA3需要一个外部98.304-MHz晶体振荡器来生成参考时钟。外部时钟驱动内部锁相环（PLL），后者产生所需的参考信号。该参考信号提供控制出站编码信息的传输的时钟信号。49.152-MHz时钟信号被提供给相关的LLC，用于两个设备的同步，并用于在按照IEEE 1394a−2000标准操作PHY链路接口时重新同步接收的数据。当按照IEEE P1394b标准操作PHY链路接口时，98.304-MHz时钟信号被提供给相关联的LLC用于两个设备的同步。当通过断言PD端子为高时，掉电（PD）功能将停止PLL的操作。通过电缆端口传输的数据位在2、4或8条并行路径上从LLC接收（取决于请求的传输速度和PHY链路接口操作模式）。它们被内部锁存、串行组合、编码，并以98.304、196.608、393.216、491.52或983.04Mbits/s（分别称为S100、S200、S400、S400B或S800速度）作为出站信息流发送。PHY链路接口可以遵循IEEE 1394a−2000协议或IEEE 1394b−2002协议。当使用1394a−2000 LLC（如TSB12LV26）时，必须取消断言BMODE端子。PHY链路接口然后按照传统1394a−2000标准进行操作。当使用诸如TSB82AA2的1394b LLC时，必须断言BMODE端子。然后，PHY链路接口符合P1394b标准。
